国产黄色美女视频_男人的天堂欧美_91我要操_久久久精品视频在线_国产精品99久久久精品无码_欧美变态另类刺激_国产亚洲视频在线播放香蕉_加勒比伊人一区二区综合久久爱_涩涩在线观看视频_不卡无在一区二区三区四区_www.999精品_欧美日韩在线高清视频_成人高清视频在线播放_夜夜澡天天碰人人爱av_男人舔女人下面动态图_国产超薄肉色丝袜视频_视频二区在线_亚洲久久久久久中文字幕_99免费观看_字幕网91

--- --- ---
(點擊查看產品報價)

本文標題:"IC設計流程,積體電路的設計流程!金相顯微鏡價格"

新聞來源:未知 發布時間:2012-9-22 14:11:55 本站主頁地址:http://m.zulinpingtai.cn

IC設計流程
積體電路的設計可以分為系統設計(System design)、輯邏設計(Logical design)與實體設計(Physical design)三大部分,先簡單說明如下:

系統設計(System design)
“系統設計(System design)”就是在IC設計開始之前先進行“規格制定(Specification)”,包含市場規格制定、系統規格制定、功能規格制定、區塊規格制定四大步驟,系統設計完成以后則進入“邏輯設計(Logical design)”。

邏輯設計(Logical design)
“邏輯設計(Logical design)”屬于“前段設計”,包含“RTL執行與發展”、“功能模擬”、“FPGA驗證”、“邏輯合成”、“前功能模擬”與“前時脈分析”等步驟,先簡單說明如下:

>RTL執行與發展:先進行“RTL執行與發展”以后,接著進行“功能模擬”,模擬若錯誤則從新回到“RTL執行與發展”,若正確則繼續進行下一步“FPGA驗證”。

>FPGA驗證:進行“FPGA驗證”以后,驗證若錯誤則從新回到“RTL執行與發展”,若正確則繼續進行下一步“邏輯合成”。

>邏輯合成:進行“邏輯合成”以后,接著進行“前功能模擬”與“前時脈分析”,“前功能模擬”若錯誤則從新回到“RTL執行與發展”;“前時脈分析”若錯誤則從新回到“邏輯合成”;若正確則繼續進行下一步“實體設計(Physical design)”。
值得注意的是,完成“RTL執行與發展”所得到的設計結果稱為“Soft IP”,完成“邏輯合成”所得到的設計結果稱為“Film IP”,這裏IP是指“智慧財產權(Intellectual Property)”,后面將詳細討論有關積體電路產業的智慧財產權問題。

所有資料用于交流學習之用,如有版權問題請聯系,禁止復制,轉載注明地址
上海光學儀器一廠-專業顯微鏡制造商 提供最合理的顯微鏡價格
合作站點:http://www.sgaaa.com/顯微鏡百科